ffd_en
D
Q
0 rst
1 en
clk_i clk
CLK 25MHz
data_volt_in_i
0
1
2
Rst_i
Rst_inv
ADC 0
0
data volt_in _i
q_adc_o
rst_i
clk_i
data volt_out _o
5 BCD
en
q_adc
rst
clk
q2
q3
q4
Reg-medicion
bcd4_i
bcd3_i
bcd2_i
rst_i
clk_i
dig_ent_o
dig_dec1
dig_dec2
ena_reg_i
Contador - ventana
1
ena_i
rst_i
clk_i
ena_reg_o
rst_bcd_o
q0
no usado
MUX_ENT (3a1)
1
2
3
mux2a1
(0)
(1)
sel
MUX_DEC 1
MUX_DEC. 2
ADC 1
1
ADC 2
2
generador de pixeles
pixel_x
pixel_y
video_on
dig_ent_o
dig_dec1_o
dig_dec2_o
Mux 8 a 1
↓
lógica
↓
ROM
red_o
grn_o
blu_o
gen sincronismo
en
rst
clk
sel_canal_s
video_on
h_sync
v_sync
pixel_x
pixel_y